搜索詳解電源完整性（二） ▏PDN阻抗是隨頻率變化而變化【轉發】
2017-06-30 by:CAE仿真在線 來源:互聯網
作者陳永真,現在就職于外資芯片公司,從事芯片的電源完整和信號完整性性方面的工作,對電源完整性和信號完整性有一定的認識,借助SI-List【中國】平臺,與大家分享一些對信號完整性和電源完整性方面的心得,與大家一起學習討論,本次內容共分N期,詳細介紹電源完整性的來龍去脈,在這里分享出來,主要是方便大家交流學習,如果有侵犯到您的版權,請與群主聯系,及時刪改,謝謝!
(二)電源傳輸網絡阻抗隨頻率變化而變化
前面提到電源傳輸網絡或存在一些寄生的電感和電容,甚至有些設計中,設計人員會人為的添加一些去耦電容,這些電感和電容使得電源傳輸網絡表現出針對不同頻率信號有著不同的阻抗。為了能夠更好的理解這種特性,我們有必要了解一下集總電路的分析方法。這里先使用集總分析方法來看一個是串行諧振電路和一個是并行諧振電路。
串行諧振電路
串行諧振電路定義為一個電容和一個電感串聯的電路,具體電路如下圖所示。
當XC(容抗)和XL(感抗)的幅度相同,相位相反時,電流為最大,也就是在這種情況下阻抗最小。這種情況發生的頻率為串行諧振頻率,串行諧振頻率可以由如下公式獲得:
電路的頻域阻抗曲線如下圖所示。
并行諧振電路
并行諧振電路是由一個電容和一個電感并行連接而成, 具體電路如下圖所示:
當XC(容抗)和XL(感抗)的幅度相同而相位相反,則可以通過最小的電流,也就是說阻抗最大,這時的頻率稱之為并行諧振電路。諧振頻率由如下公式得到:
電路的頻域阻抗曲線如下圖所示。
通過對以上2種電路的分析,我們知道電源分布網絡表現的阻抗相對于頻率來說不再是一個常數,而是一個隨著頻率變化而變化的阻抗值。加上芯片對電流的需求是隨著時間變化的,最終用電芯片得到的電壓也將是一個隨著時間而變化的電壓。我們通常稱這些變化的電壓成份為電壓噪聲。接下來我們會詳細了解電源傳輸網絡的各個組成部分,然后對電源傳輸網絡進行建模。
參考文獻:
-
Xilinx WP411, “Simulating FPGA Power Integrity Using S-Parameter Models”
轉自微信公眾號:SI-list【中國】
相關標簽搜索：詳解電源完整性（二） ▏PDN阻抗是隨頻率變化而變化【轉發】 ansysem電磁培訓班 ansys SIwave培訓課程 ansys maxwell hfss培訓和分析 ansysem在線視頻教程 pcb 封裝分析仿真 Fluent、CFX流體分析 HFSS電磁分析 Ansys培訓 Abaqus培訓 Autoform培訓 有限元培訓
