如何計算阻抗（上）【轉發】

2018-04-10 by:CAE仿真在線來源:互聯網

關于阻抗的話題已經說了這么多,想必大家對于阻抗控制在pcb layout中的重要性已經有了一定的了解。俗話說的好,工欲善其事,必先利其器。要想板子利索的跑起來,傳輸線的阻抗計算肯定不能等閑而視之。

在高速設計流程里,疊層設計和阻抗計算就是萬里長征的第一步。阻抗計算方法很成熟,所以不同的軟件計算的差別很小,本文采用Si9000來舉例。

圖1

阻抗的計算是相對比較繁瑣的,但我們可以總結一些經驗值幫助提高計算效率。對于常用的FR4,50ohm的微帶線,線寬一般等于介質厚度的2倍;50ohm的帶狀線,線寬等于兩平面間介質總厚度的二分之一,這可以幫我們快速鎖定線寬范圍,注意一般計算出來的線寬比該值小些。

除了提升計算效率,我們還要提高計算精度。大家是不是經常遇到自己算的阻抗和板廠算的不一致呢?有人會說這有什么關系,直接讓板廠調啊。但會不會有板廠調不了,讓你放松阻抗管控的情況呢?要做好產品還是一切盡在自己的掌握比較好。

以下提出幾點設計疊層算阻抗時的注意事項供大家參考:

1,線寬寧愿寬,不要細。這是什么意思呢?因為我們知道制程里存在細的極限,寬是沒有極限的。如果到時候為了調阻抗把線寬調細而碰到極限時那就麻煩了,要么增加成本,要么放松阻抗管控。所以在計算時相對寬就意味著目標阻抗稍微偏低,比如單線阻抗50ohm,我們算到49ohm就可以了,盡量不要算到51ohm。

2,整體呈現一個趨勢。我們的設計中可能有多個阻抗管控目標,那么就整體偏大或偏小,不要100ohm的偏大,90ohm的偏小。

3,考慮殘銅率和流膠量。當半固化片一邊或兩邊是蝕刻線路時,壓合過程中膠會去填補蝕刻的空隙處,這樣兩層間的膠厚度時間會減小,殘銅率越小,填的越多,剩下的越少。所以如果你需要的兩層間半固化片厚度是5mil,要根據殘銅率選擇稍厚的半固化片。

4,指定玻布和含膠量。看過板材datasheet的工程師都知道不同的玻布,不同的含膠量的半固化片或芯板的介電系數是不同的,即使是差不多高度的也可能是3.5和4的差別,這個差別可以引起單線阻抗3ohm左右的變化。另外玻纖效應和玻布開窗大小密切相關,如果你是10Gbps或更高速的設計,而你的疊層又沒有指定材料,板廠用了單張1080的材料,那就可能出現信號完整性問題。

當然殘銅率流膠量計算不準,新材料的介電系數有時和標稱不一致,有的玻布板廠沒有備料等等都會造成設計的疊層實現不了或交期延后。咋辦?最好的辦法就是在設計之初讓板廠按我們的要求,他們的經驗設計個疊層,這樣最多幾個來回就能得到理想又可實現的疊層了。

轉自公眾號:一博科技高速先生作者:作者:王萍

開放分享：優質有限元技術文章,助你自學成才